10/53554

PCI/JP 03/14561

17.11.03

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月19日

RECEIVED **0 9 JAN 2004**

PCT

出 願 番 号 Application Number:

特願2002-335741

WIPO

[ST. 10/C]:

[JP2002-335741]

出 願 人
Applicant(s):

松下電器産業株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年12月18日

今井康



【書類名】 特許願

【整理番号】 2706440018

【提出日】 平成14年11月19日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/04

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 中村 真

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 米田 卓司

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 栗本 秀彦

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 渡邉 剛章

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 110000040

【氏名又は名称】 特許業務法人池内・佐藤アンドパートナーズ

【代表者】 池内 寛幸

【電話番号】 06-6135-6051

ページ: 2/E

【手数料の表示】

【予納台帳番号】 139757

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0108331

【プルーフの要否】

要

【曹類名】 明細書

【発明の名称】 フィルタ装置

【特許請求の範囲】

【請求項1】 基準信号を発生する基準信号発生源と、

前記基準信号を分周して分周信号を出力する分周器と、

前記分周信号を入力信号とする基準フィルタと、

前記基準フィルタの出力信号と前記分周器からの分周信号とを入力信号として、前記基準フィルタによる位相差に対応したデューティ比を有する信号を出力する位相差検出器と、

前記位相差検出器の出力信号と前記基準信号とを入力信号として、前記基準フィルタによる位相差に対応したデューティ比をカウントするカウンタと、

前記カウンタの出力信号からバラッキ補正のための制御信号をデコードするデ コーダと、

前記デコーダから出力された制御信号を保持かつ出力するレジスタと、

前記レジスタから出力された制御信号に応じてカットオフ周波数を選択する信 号処理を行う主フィルタとを備えたことを特徴とするフィルタ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、特に携帯電話器の受信 I Q復調回路に用いられ、半導体装置に内蔵されるバラツキ補正の可能なフィルタ装置に関する。

[0002]

【従来の技術】

近年、携帯電話器においては小型化への要求が大きく、フィルタ装置は半導体 装置に内蔵化されるようになっている一方で、通話待ち受け時間を可能な限り長 時間維持するために、特に受信回路を構成する各部において徹底的な低消費電流 化が望まれている。

[0003]

以下、従来の技術を説明する前に、半導体装置に内蔵されるフィルタ装置のバ

ラツキ補正の方法について説明する。

[0004]

なお、ここで言及するバラツキとは、フィルタ装置を構成する抵抗とコンデン サのそれぞれに発生する半導体装置特有の絶対値バラツキの積、いわゆるCR積 のバラツキを指す。

[0005]

図3は、フィルタ装置に用いるフィルタ回路の基本構成の一例を示す回路図である。図3において、1は信号入力端子、2は信号出力端子、3は抵抗値がRである第1の抵抗、4は第2の抵抗で抵抗値は第1の抵抗3と同じくRであり、5は容量値がC1である第1のコンデンサ、6は容量値がC2である第2のコンデンサ、7はアクティブフィルタを構成するためのOPアンプである。

[0006]

以上のように構成されたフィルタ回路について、以下にバラッキ補正の方法を 説明する。

[0007]

図3に示すフィルタの基本構成例において、信号入力端子1と信号出力端子2 との間の伝達函数による、このフィルタのカットオフ周波数fcは以下の式(1)で表される。

f c = 1 / (2
$$\pi$$
 × (R × C 1) 1/2 × (R × C 2) 1/2)
= 1 / (2 π × R × (C 1 × C 2) 1/2) ... (1)

フィルタを構成する抵抗やコンデンサの値がバラついた場合、そのCR積のバラツキをvとして、その時のカットオフ周波数をfcvとすると、カットオフ周波数fcvは以下の式(2)で表される。

f c v = 1 / (2
$$\pi$$
 × (v × R × C 1) 1/2 × (v × R × C 2) 1/2)
= 1 / (2 π × v × R × (C 1 × C 2) 1/2) ... (2)

CR積が、例えば-30%から+30%($v=0.7\sim1.3$)の間でバラついている場合、カットオフ周波数 f c v は+43%から-23%の間でバラつい

ていることになる。

[0010]

ここで、第1の抵抗3および第2の抵抗4の抵抗値Rを何らかの手段でバラッキの値の逆数倍(1/v倍)に変化させることができるとする。例えば、バラッキが+30%(v=1.3)である場合、抵抗値Rを1/1.3=0.769倍する。そうすると、見かけ上の抵抗値と容量値の積は式(1)を満たすようになるので、カットオフ周波数はfcになり、所望の値を得ることが可能になる。

[0011]

以上のようにして半導体装置に内蔵されたフィルタ装置のバラッキ補正を行うことが可能である。

[0012]

次に、従来のバラツキ補正の可能なフィルタ装置について説明する。

[0013]

図4は、従来のフィルタ装置の構成例を示す回路ブロック図である。図4において、11は基準信号発生源、12は基準フィルタである。13は位相差検出器であり、ここでは掛け算回路で構成される。14は制御電圧発生器、15は本来の信号処理を行う主フィルタである。これらの構成のうち、基準フィルタ12と主フィルタ15は上記で説明したフィルタ回路で構成し、制御電圧発生器14から出力される制御電圧によって、図2に示す第1の抵抗3および第2の抵抗4の抵抗値Rを変化させることが可能である。抵抗値を変化させる手段としては、例えば抵抗をMOSトランジスタで構成して、そのコンダクタンスを変化させる方法がある。

[0014]

次に、以上のように構成されたフィルタ装置の動作について説明する。

[0015]

基準信号発生源11が発生する基準信号vs(t)の周波数をfsとすると、基準信号vs(t)は以下の式(3)で表すことができる。

[0016]

$$v s (t) = A \times c o s (2 \pi \times f s \times t) \qquad \dots (3)$$

上記式(3)で、Aはvs(t)の振幅、tは時間を表す。

[0017]

この基準信号 v s (t) を基準フィルタ 1 2 に入力して得られる出力信号 v L P F (t) は以下の式 (4) で表される。

[0018]

 $vLPF(t) = B \times cos(2\pi \times fs \times t + \theta)$ … (4) 上記式(4)で、BはvLPF(t)の振幅、 θ は基準フィルタ12によって生じる位相差である。

[0019]

バラツキがない場合の、基準フィルタ12のカットオフ周波数が基準信号 v s (t) の周波数 f s となるように、第1の抵抗3 および第2の抵抗4の抵抗値 R と、第1のコンデンサ5の容量値 C 1 および第2のコンデンサ6の容量値 C 2 を 設定している場合、位相差 θ は θ は θ り θ であり、バラツキが θ 3 0 %ある場合の位相差 θ は θ は θ 1 0 . 6 度である。

[0020]

基準信号 v s (t) と基準フィルタ 1 2 の出力信号 v L P F (t) を位相差検出器 1 3 に入力すると、これらの入力信号を掛け算して得られる出力信号 v P D (t) は以下のようになる。

[0021]

$$vPD (t) = vs (t) \times vLPF (t)$$

= $A \times B \times (cos \theta + cos (4 \pi \times f s \times t + \theta)) / 2$
... (5)

能になる。

[0022]

制御電圧発生器 14 が発生する制御電圧を、主フィルタ 15 の抵抗値をも変化させるように接続することにより、主フィルタ 15 についてもバラツキを補正することが可能になる。

[0023]

上記の構成をとることにより、半導体装置の製法上避けることのできないバラッキを回避したフィルタ装置を、半導体装置に内蔵することを可能にしている (例えば、特許文献 1 参照)。

[0024]

【特許文献1】

特開2002-76842号公報 (第4-7頁、第1図)

[0025]

【発明が解決しようとする課題】

しかしながら、上記従来の構成では、フィードバックループを常時成立させてバラツキの補正を行う必要があるために、基準フィルタや位相差検出器および制御電圧発生器という、本来の信号処理系には無関係な構成要素を常に動作させておく必要がある。そのため、フィルタ装置の低消費電流化を実現することが困難であるという問題があった。

[0026]


本発明は、上記従来の問題点を解決するもので、その目的は、低消費電流化が容易に達成できるバラツキ補正の可能なフィルタ装置を提供することにある。

[0027]

【課題を解決するための手段】

前記の目的を達成するため、本発明に係るフィルタ装置は、従来と同様に主フィルタとともに基準フィルタおよび位相差検出回路を備えるとともに、バラツキによって基準フィルタで発生する位相差に対応した制御信号を保持しておくレジスタを備えている。

[0028]



[0029]

【発明の実施の形態】

以下、本発明の好適な実施形態について、図面を参照しながら説明する。

[003.0]

図1は、本発明の一実施形態に係るフィルタ装置の一構成例を示す回路ブロック図である。

[0031]

図1において、11は基準信号発生源、21は分周器である。12は基準フィルタで、図3に示すような2次フィルタとして構成される。13は位相差検出器であり、この位相差検出器13は、掛け算回路22とコンパレータ23とで構成される。24はカウンタ、25は制御信号を発生するデコーダ、26はレジスタ、27(1)、27(2)、…、27(n)は制御信号線である。15は主フィルタであり、主フィルタ15は、それぞれ抵抗値R(1)、R(2)、…、R(n)を有するn個の第1の抵抗31(1)、31(2)、…、31(n)と、それぞれの抵抗値が第1の抵抗31(1)、31(2)、…、31(n)の抵抗値と同じであるn個の第2の抵抗32(1)、32(2)、…、32(n)と、容量値C1を有する第1のコンデンサ33と、容量値C2を有する第2のコンデンサC2と、アクティブフィルタを構成するためのOPアンプ35とで構成される。

[0032]

第1の抵抗31(1)、31(2)、…、31(n)のいずれかおよび第2の抵抗32(1)、32(2)、…、32(n)のいずれかは、対応する制御信号線27の制御信号が活性化することで選択される。なお、以下では、n個の第1の抵抗31(1)、31(2)、…、31(n)をまとめて第1の抵抗31と、またn個の第2の抵抗32(1)、32(2)、…、32(n)をまとめて第2の抵抗32とも称する。

[0033]

次に、以上のように構成された本実施形態のフィルタ装置の動作について説明 する。

[0034]

基準信号発生源11が発生する基準信号 v r e f (t) e e e f e e f e e f

[0035]

[0036]

基準フィルタ12の出力信号 v L P F (t) は、位相差検出器 13 に入力され、掛け算回路 22 において分周信号 v s (t) と掛け合わせることで信号 v P D (t) を得ることは、入力信号の一方が基準信号かまたは分周信号という違いはあるが、従来例と同様である。

[0037]

[0038]

$$D = (180 - \theta) / 180$$

例えば、基準フィルタ12にバラツキが+30%ある場合のデューティ比Dは0.39であり、バラツキがない場合のデューティ比Dは0.5である。

... (6)

[0039]

[0040]

カウンタ24は、矩形波信号VPD(t)のハイレベル区間において基準信号 vref(t)の個数をカウントする。図2の場合のカウント数Pcntは、バラツキのない場合は8、バラツキが30%の場合は6.17で、端数を切り捨てて6となる。デューティ比Dとカウント数Pcntとの関係は、分周比divを用いて以下の式(7)で表すことができる。

[0041]

$$P c n t = d i v \times D / 2 \qquad \dots (7)$$

したがって、基準フィルタ12によって発生する位相差 θ とカウント数Pcnt との関係は、上記の式(6)と式(7)から以下の式(8)のようになる。

[0042]

$$P c n t = d i v \times (180 - \theta) / 360 \dots (8)$$

ただし、式 (7)、式 (8) ともに小数点以下を切り捨てる。式 (8) で表されるカウント数Pcntはバラツキが-30%から+30%の場合、分周器 21の分周比 dive 32 とすると、CR積のバラツキ量に応じて6 から 10 までの 5 つの値となる。このカウント数Pcntは、デコーダ 25 に入力され、これらのカウント数Pcntに対応した制御信号が出力されて、レジスタ 26 に保持され

る。

[0043]

レジスタ.26によって保持されている制御信号は、この場合、バラツキ量に応じて5つの制御信号線27(1)、27(2)、…、27(5)のいずれかを活性化することで、第1の抵抗31(1)、31(2)、…、31(5)のいずれかおよび第2の抵抗32(1)、32(2)、…、32(5)のいずれかを選択する。

[0044]

主フィルタ15は、これら選択された第1の抵抗31および第2の抵抗32と、第1のコンデンサ33および第2のコンデンサ34とから決定されるカットオフ周波数を持つことがきるようになる。

[0045]

例えば、バラツキが+30%のときのカウンタ24によるカウント数Pcntは6であり、そのとき制御信号線27(1)によって抵抗値R(1)の第1の抵抗31(1)と第2の抵抗32(1)が選択されるとする。この抵抗値R(1)を、CR積のバラツキがない場合にフィルタのカットオフ周波数が所望の値となる抵抗値Rの0.816倍に補正しておくと、見かけ上のバラツキ量は+6.1%となる。このとき、カットオフ周波数は所望値に対して-5.7%となり、補正をしない場合の所望のカットオフ周波数からのバラツキ量-23%に対して大幅に改善することが可能になる。

[0046]

表1に、バラツキに対する基準フィルタ12の位相差 θ 、カウンタ24のカウント数Pcntと抵抗の補正値の例、および補正後における見かけ上のバラツキ量の例を示す。ただし、この表1においては、抵抗値と容量値との積のバラツキのみを考慮しており、その他のバラツキ量や誤差、例えばフィルタを構成する素子の温度特性、位相差検出器13の検出精度のバラツキやカウンタ24のカウントの精度などは考慮していない。

[0047]

【表1】

CR積のA	1 5% (%)	位相差θ	θ (度)	カウト数 Pont	海抗上の 補正値	補正による CR積のA	補正による見かけ上の CR積のバラワキ(%)
30	15.1	-110.6	-101.3	9	0.816	6.1	-6.1
15	0.1	-101.2	-90. 1	7	0.930	6.9	-6.9
0	-13	-90.0	-78.8	8	1.070	7.0	-7.0
-13.1	-25	-78.7	-67.6	6	1. 235	7.4	-7.4
-25	-30	-67.5	-62.7	10	1.380	3.4	-3.4

[0048]

以上のように、本実施形態によれば、基準フィルタの位相差を検出した結果得ることのできるバラツキ補正のための制御信号をレジスタに保持することで、一度バラツキの検出を行った後はバラツキ検出のための基準フィルタや位相差検出器は不要となり、その動作を停止させることが可能になる。

[0049]

なお、本実施形態では、基準フィルタおよび主フィルタの回路形式を、基本的に図3に示す2次フィルタとして説明および例示したが、本発明はこれに限定されることなく、基準フィルタを2次フィルタとして、主フィルタを任意の次数のフィルタとして構成し、半導体装置に内蔵された抵抗とコンデンサを用いるものであれば、どのよう回路形式のフィルタでも良い。

[0050]

また、本実施形態では、抵抗値を補正する場合について説明および例示したが 、本発明はこれに限定されることなく、コンデンサの容量値や、抵抗値と容量値 の積としてそれぞれの値を補正することも可能である。

[0051]

さらに、位相差検出器についても、基準フィルタによって生じる位相差に応じたデューティ比を有する矩形波信号を出力するものであれば、どのような回路形式のものを用いても良い。

[0052]

【発明の効果】

以上説明したように、本発明によれば、主フィルタのカットオフ周波数を選択するための制御信号の値をレジスタに保持することで、基準フィルタおよび位相差検出器の動作を停止することができるので、低消費電流化を容易に図ることができる、バラツキ補正の可能な優れたフィルタ装置を提供することが可能になる、という格別な効果を奏する。

【図面の簡単な説明】

- 【図1】 本発明の一実施形態に係るフィルタ装置の一構成例を示す回路ブロック図
- 【図2】 図1の位相差検出器の出力信号 v P D (t) と基準信号 v r e f (t) とのタイミング関係を示す図
- 【図3】 従来のバラツキ補正の可能なフィルタ装置に用いる2次のフィルタ 回路の基本構成を示す回路図
- 【図4】 従来のバラツキ補正の可能なフィルタ装置の構成例を示す回路プロック図


【符号の説明】

- 1 信号入力端子
- 2 信号出力端子
- 3 第1の抵抗
- 4 第2の抵抗
- 5 第1のコンデンサ
- 6 第2のコンデンサ
- 7 アクティブフィルタを構成するOPアンプ
- 11 基準信号発生源
- 12 基準フィルタ
- 13 位相差検出器
- 14 制御電圧発生器
- 15 主フィルタ
- 2 1 分周器
- 22 掛け算回路
- 23 コンパレータ
- 24 カウンタ
- 25 デコーダ
- 26 レジスタ
- 27 (1)~27 (n) 制御信号線
- 31 (1)~31 (n) 第1の抵抗
- 32 (1)~32 (n) 第2の抵抗
- 33 第1のコンデンサ
- 34 第2のコンデンサ
- 35 アクティブフィルタを構成するOPアンプ


【書類名】

図面


【図1】




【図2】



【図3】



【図4】



【書類名】 要約書

【要約】

【課題】 低消費電流化が容易に達成できるバラツキ補正の可能なフィルタ装置を提供する。

【解決手段】 位相差検出器13により基準フィルタ12の位相差を検出し、その検出結果であるバラツキ補正のための制御信号をレジスタ26に保持し、保持されている制御信号に応じて主フィルタ15のカットオフ周波数を選択する。これにより、一度バラツキの検出を行った後はバラツキ検出のための基準フィルタや位相差検出器は不要となり、その動作を停止することで、低消費電流化を図ることができる。

【選択図】 図1

特願2002-335741

出願人履歴情報

識別番号

 $[\ 0\ 0\ 0\ 0\ 0\ 5\ 8\ 2\ 1\]$

1. 変更年月日 [変更理由]

(使 所 氏 名 1990年 8月28日

新規登録

大阪府門真市大字門真1006番地

松下電器産業株式会社